1. 给器件的放置位置和放置方向足够的考虑。
2. 避免时钟信号谐波重叠，给每个时钟信号制订出谐波表。
3. 时钟信号的环路要尽可能小。
4. 如可能的话，要使用多层PCB，要设置专门的电源和地线层。
5. 所有的高频信号线必须邻近参考平面。
6. 使信号层与参考层的间距尽可能小（小于10密尔）。
7. 高于20MHz的PCB应当有两个以上的地线面。
8. 当电源面和地线面相临近的情形，要使电源面的边缘向内缩进20倍的两个层面间距大小。
9. 如有可能，将时钟信号线布线埋在电源和地线层中间层上。
10. 在电源和地线面上不要开槽。
11. 如果电源或地线要分割的话，走线不要跨越缝隙地带。
12. 在时钟线的驱动端加30到70欧姆的电阻负载以平缓信号的上升/下降时沿。
13. 将时钟信号和高速电路放置在远离I/O的区域。
14. 给DIP封装的器件配置至少两个等值的去耦电容，给QFP封装的器件配置至少4个等值的去耦电容。对高频的/高功率的/噪声敏感的IC器件要配置多个去耦电容。
15. 对于高于50MHz的PCB，可以适当考虑使用埋电容的方法来实现去耦。
16. 通过端接匹配技术实现阻抗控制布线。
17. 在阻抗控制布线的PCB上，除非两个走线层的参考层相同，否则不要对走线进行换层。
18. 在非阻抗控制的PCB上，当时钟信号线布线换层时，要在换层的过孔处放置过孔或电容，以实现高频电流回路的连续。
19. 所有的走线当线长大于或等于信号上升沿/下降沿（以ns计算）时，必须给这根走线加串联匹配电阻（通常是33欧姆）。
PCB设计 当前位置：世纪芯PCB抄板集成电路有限公司 >> PCB设计 >> 浏览文章