文中依据某型导弹测试设备的要求，设计并研制了基于ISA总线的多通道控制电路：该电路集成了16路光电隔离输入通道和8路单刀双掷（SPDT）继电器输出通道，每一路输入或输出通道都配有指示灯实时标识目前的状态。在测试系统中，该控制电路可在ISA测试总线的控制下将数据信号、指令信号和电源信号分配至不同电路，实现对导弹的自动测试。实际应用结果表明，研制的多通道控制电路达到设计要求，可完全替代俄制电路。
1 ISA总线简介
ISA（Industrial Standard Architecture）总线是IBM公司于1984年进一步扩充XT总线标准而形成的。pcb抄板ISA总线标准支持24位的地址线、16位的数据线；支持11级中断IRQ3～IRQ7、IRQ9～IRQ12、IRQ14～IRQ15；支持7个DMA传输通道DRQ0～DRQ3、DRQ5～DRQ7；支持主从控制、I／O等待和I／O校验等功能。为了与XT总线保持向下兼容，ISA总线在信号功能的定义和物理接口上均作了特殊的安排，即保持原有的XT总线不变，重新增加一个36线的连接插槽，分成C、D两面，扩充的功能设计在C、D两面的信号线上。其引脚定义如下：
1）数据总线SD7～SD0 SD7～SD0为8位双向三态数据总线，在芯片和主接口间传输命令、数据和状态。SD7为最高位。
寄存器选择引脚为SA9～SA4、SW DIP-6（板基址011001）和AEN#。这些引脚决定转换是否响应I／O周期，当AEN#为逻辑低电平且SA9～SA4与6位拨动开关值完全匹配时，内部产生一片选信号使转换响应I／O周期。
2）地址信号SA3～SA0 I／O读写操作时作为转换电路上FPGA芯片内的寄存器选择信号。
3）读写信号IOR#，IOW#写操作中，转换在IOW#上升沿锁存数据。读操作中，当IOR#有效时，转换模块直接驱动8位数据线。
4）中断信号INTR 中断状态寄存器某使能中断为真时，INTR有效。对INTR的有效声明没有最小脉宽要求。
5）IO通道准备好信号IOCHRDY IO CHRDY变低表明当前I／O周期需要被延长。写周期中，当数据从ISA总线上被锁存时IO CHRDY变高。读周期中，数据有效时IO CHRDY变高。进行寄存器读写时IO CHRDY被拉低。IO CHRDY引脚用集电极开路逻辑门驱动，因此，此信号会由一个内部上拉电阻上拉至逻辑高电平。
6）复位信号RESET RESET信号有效时触发转换模块使FPGA硬重启。
2 工作原理
如图1所示，基于ISA总线的多通道控制电路由地址编码、继电器通道、光耦隔离电路等部分组成。其工作原理如下：电路工作时，首先将ISA总线的高位地址与板载拨码开关设定的板基地址进行比较，其低位地址通过地址编码选通3个读通道和1个写通道。读通道为端口1缓存、端口2缓存、端口3回读通道，写通道为端口3缓存通道。当工控机需要读取反馈信号时，反馈信号从接口CN2输入16路光耦，通过电阻和跳线模块设定其工作模式，数据写入端口1缓存和端口2缓存供工控机读取；同时每路光耦对应一个LED，实时显示目前工作状态。当工控机需要将信号发出时，工控机将数据写入端口3缓存，经过继电器驱动器驱动后，控制8路继电器，由DB1输出；同时，每路继电器对应一个LED，实时显示目前状态。写入端口3的数据还可以通过回读地址将其读回，回读地址与写地址相同。
3 电路设计
按照工作原理可将多通道控制电路分为地址编码电路、继电器控制输出通道电路和光耦隔离输入通道电路3部分。
3.1 地址编码电路
测试系统中每块电路板都有唯一的一个板选地址，因此若对某个模块进行读写操作，电路板克隆必须选定该板选地址；测试系统通常含有多块电路插板，而ISA总线不能同时读写多块电路插板，因此，测试系统需要地址编码电路，该地址编码电路位于多通道控制电路上。如图2所示，地址编码电路由上拉电阻排、拨码开关和编码芯片组成。ISA地址总线的高位地址SA2…SA9作为板选地址，与拨码开关设定的板基地址经过编码芯片U15进行比较，如果比较结果相同，选通地址编码器U2、U3，将低位地址SA0、SA1进行编码，得到读写控制信号IOR0IOR2、IOW0。由电路图可知，对于继电器通道的控制信号写与回读使用的是同一个地址。板选地址编码方式如表1所示。